SPI，即Serial Peripheral Interface的英文縮寫。從字面意思看就是串行外部設備接口，是一種全雙工、高速、同步的通信總線。
SPI最早是摩托羅拉公司開發(fā)的全雙工同步串行總線，用于微控制器（MCU）連接外部設備之間的同步串行通信。主要應用于Flash、數模轉換器、信號處理器、控制器、EEPROM存儲器等外設中。
SPI總線屬于一主多從接口，和I2C不同的是，SPI 采用CS片選來控制主機與那個從機通信。
現(xiàn)在的單片機幾乎都支持SPI總線，其已經成為一種高速、同步、雙工的通用標準，在IoT產品中得到廣泛應用。
SPI接口通常有4根線（四線制），可實現(xiàn)全雙工通信。
【SCK】: 串行時鐘（Serial Clock）
【MOSI】:主發(fā)從收信號（Master Output, Slave Input）
【MISO】:主收從發(fā)信號（Master Input, Slave Output）
【CS/CS】:片選信號（Slave Select）
SPI應用也有3根線（三線制），實現(xiàn)半雙工通信。
SPI模塊為了和外設進行數據交換，根據外設工作要求，其輸出串行同步時鐘極性和相位可以進行配置，通過CPHA（時鐘相位）、CPOL（時鐘極性）來控制設備的通信模式。
時鐘極性CPOL是用來配置SCK的電平在哪種狀態(tài)時是有效狀態(tài)或者空閑狀態(tài)。時鐘相位CPHA是用來配置數據采樣是在哪個邊沿：
CPHA=0，數據采樣是在第1個邊沿，數據發(fā)送在第2個邊沿
CPHA=1，數據采樣是在第2個邊沿，數據發(fā)送在第1個邊沿
CPOL=0，當SCLK=0時處于空閑態(tài)，有效狀態(tài)就是SCLK處于高電平時
CPOL=1，當SCLK=1時處于空閑態(tài)，有效狀態(tài)就是SCLK處于低電平時
CPHA=0、CPOL=0：此時空閑態(tài)時，SCK處于低電平，數據采樣是在第1個邊沿，就是SCK由低電平到高電平的跳變，所以數據采樣是在上升沿(準備數據），（發(fā)送數據）數據發(fā)送是在下降沿。
CPHA=0、CPOL=1：此時空閑態(tài)時，SCK處于高電平，數據采集是在第1個邊沿，即SCK由高電平到低電平的跳變，所以數據采集是在下降沿，數據發(fā)送是在上升沿。
CPHA=1、CPOL=0：此時空閑態(tài)時，SCK處于低電平，數據發(fā)送是在第1個邊沿，即SCK由低電平到高電平的跳變，所以數據采樣是在下降沿，數據發(fā)送是在上升沿。
CPHA=1、CPOL=1：此時空閑態(tài)時，SCK處于高電平，數據發(fā)送是在第1個邊沿，即SCK由高電平到低電平的跳變，所以數據采集是在上升沿，數據發(fā)送是在下降沿。
另外，分享個時序圖識圖方法。交叉線：數據允許發(fā)生改變，但不一定要變。平行線：數據不允許發(fā)生改變，必須穩(wěn)定發(fā)送。
再細說傳輸時序。SPI接口在內部硬件實際上是兩個簡單的移位寄存器,傳輸的數據為8位，在主器件產生的從器件使能信號和移位脈沖下，按位傳輸，高位在前，低位在后。如下圖所示，在SCLK的下降沿上數據改變，上升沿一位數據被存入移位寄存器。SPI接口沒有指定的流控制，沒有應答機制確認是否接收到數據。
4、SPI總線的特征
4.1 SPI總線優(yōu)勢
高速
同步
全雙工
總線結構
主從及通信模式
4.2 SPI總線缺點
無指定流控制
沒有應答機制確認
