在電路中，信號反射是指信號在傳輸線或電路中遇到阻抗不匹配導致部分信號被反射回去的現(xiàn)象。這種反射會引起信號的失真和干擾，對電路的性能和可靠性產(chǎn)生負面影響。
至于為什么會反射，這里引用《信號完整性與電源完整性分析第三版》原文（有省略）的分析：
“為什么信號遇到阻抗突變時會發(fā)生反射？答案是：產(chǎn)生反射信號時為了滿足兩個重要的邊界條件。
必須記住，信號到達瞬時阻抗不同的兩個區(qū)域（區(qū)域1，區(qū)域2）的交界面時，在信號-返回路徑的導體中僅存在一個電壓和一個電流回路。在交界面處，無論時從區(qū)域1還是從區(qū)域2看過去，在交界面兩側的電壓和電流都必須相等。邊界處不可能出現(xiàn)電壓不連續(xù)，否則此處會有一個無限大的電場；交界面處也不可能出現(xiàn)電流不連續(xù)，否則會在此處產(chǎn)生靜電荷。
假如沒有產(chǎn)生返回源端的反射電壓，同時又要維持交界面兩側的電壓和電流相等，就需要關系式V1=V2,I1=I2。但是，又有I1=V1/Z1,I2=V2/Z2。當兩個區(qū)域的阻抗不同時，這4個關系式絕對不可能同時成立。”
上訴文章論述中，原作者是借用了反證法與數(shù)學推論說明，當瞬時阻抗突變時會不合理，從而只有反射才能使得兩個邊界條件成立。當然以上分析方法是基于集總電路理論分析的，所以顯得物理世界有些擬人化了。作者在本段最后也說：“沒有人知道到底是什么產(chǎn)生了反射電壓，只是知道這樣產(chǎn)生之后，交界面兩側的電壓才能相等，交界面處的電壓才是連續(xù)的。”實際上，我在深入了解后發(fā)現(xiàn)，如果使用電磁學理論來研究反射問題會有更合理的解釋，也就是搞清楚為什么電磁波會在波導體內(nèi)發(fā)生反射。但是這又是另一個話題了。
《信號完整性與電源完整性分析第三版》上述文段中的分析并不妨礙我們計算反射系數(shù)等等反射規(guī)律，文段的結論是：在阻抗突變的地方會發(fā)生反射，這意味著我們?yōu)榱吮苊膺@種情況的發(fā)生能有以下措施：
1. 使用可控阻抗互聯(lián)；
2. 傳輸線兩端至少有一個端接匹配；
3. 選擇布線拓撲結構，使分支的影響最小化；
4. 讓幾何結構的任何突變都最小化。
所以在信號線上我們一般會加端接匹配電阻用來避免信號反射同時增強抗干擾能力，CAN總線也不例外。在CAN總線上我們常常端接120歐姆電阻用以阻抗匹配。
如果阻抗不匹配會發(fā)生什么？下面我們建立一個模型分析：
圖1 傳輸線模型
如圖1所示，信號源內(nèi)阻120Ω，源端端接120Ω電阻，接收端開路因此反射系數(shù)為1。探針1為源端電壓V1，探針2為接收端電壓V2。我們假設傳輸延遲1ns，信號源電壓幅值5V。
那么下面V1和V2隨時間變化的理想曲線如圖2：
圖2 反射電壓
可以看到，從第0秒開始，發(fā)射端給出一個5V的信號電壓，經(jīng)過1ns之后到達接收端，由于此時接收端處于全反射狀態(tài)因此與源端信號疊加在1ns時刻V2變成10V，反射信號由于全反射并沒有被消耗于是又經(jīng)過1ns返回發(fā)射端使V1在2ns時刻變成10V。以上是在理想情況下的反射情況，實際電路中并不存在全反射，因此實際的反射曲線會是一個幅值逐漸減小的振鈴形式的信號。例如圖3：
圖3 V2電壓
綜上所述，信號反射是電路中常見的問題，會對信號質(zhì)量和電路性能產(chǎn)生不良影響。采取適當?shù)?a href="http://twohalves.cn/news/2263.html" target="_blank" title="高速PCB設計為何需要控制阻抗匹配" style="color:#ff0000;text-decoration:underline;">阻抗匹配和降低反射的方法可以減少信號反射并提高電路的穩(wěn)定性和可靠性。
相關文章推薦：
今天的分享就到這里啦，EBYTE每一天都致力于更好的助力物聯(lián)化、智能化、自動化的發(fā)展，提升資源利用率，更多串口服務器、數(shù)傳電臺、lora無線模塊等產(chǎn)品更多資料，感興趣的小伙伴可以登錄我們的億佰特官網(wǎng)和企業(yè)公眾號（微信號：cdebyte）進行了解，也可以直接撥打400電話咨詢技術專員！
